Intel: отставание от TSMC по технологиям составляет лишь несколько процентов

Intel оценивает своё отставание от TSMC по ключевым параметрам производства чипов всего в несколько процентов. По словам технического директора компании Пушкара Ранаде, речь может идти о производительности, энергопотреблении или плотности размещения элементов, но решающим фактором для контрактного производства остаётся не только сам техпроцесс, а способность стабильно и вовремя выпускать большие объёмы годных пластин.

При этом Ранаде признал, что TSMC сегодня производит значительно больше кремниевых пластин. Сокращение разрыва по масштабам, по его оценке, будет медленным и постепенным процессом. Intel необходимо не просто приблизиться к конкуренту на уровне характеристик транзисторов: важно обеспечить высокий выход годной продукции и быстро наращивать выпуск при запуске новых техпроцессов.

Почему Intel делает ставку на High NA EUV

Вице-президент и генеральный менеджер Intel по разработке производства и работе с клиентами Крис Аут считает, что архитектурные решения компании дают ей преимущества при использовании литографических систем High NA EUV. Такая техника повышает разрешение при формировании схем на кремниевой пластине и позволяет работать с шагом между элементами примерно от 16 до 8 нм.

Чем меньше этот шаг, тем выше требования к точности. Производители могут формировать особенно плотные структуры в несколько этапов — этот подход называют многократным экспонированием. High NA EUV потенциально позволяет обойтись одним проходом, что способно сократить сложность и стоимость процесса.

Intel рассчитывает использовать подвод питания с обратной стороны кристалла. В этой схеме цепи электропитания переносятся на тыльную сторону кремниевой пластины, а на лицевой остаётся больше места для вычислительных транзисторов и соединений, передающих данные между ними. По словам Аута, это ослабляет требования к шагу элементов на лицевой стороне и позволяет напрямую применять High NA EUV.

TSMC, как утверждает представитель Intel, приходится работать с более жёсткими требованиями к шагу, поскольку у неё нет такого подхода к подаче питания. Поэтому тайваньская компания должна использовать EUV с двойным экспонированием. Это заявление отражает позицию Intel и не является независимым сравнением технологий двух производителей.

14A предлагают обсуждать с клиентами

Аут также сообщил, что техпроцесс Intel 14A уже доступен как вариант в PDK — наборе правил и данных для проектирования микросхем. Вопрос его применения обсуждается с заказчиками индивидуально. Это уточнение показывает, что Intel сейчас связывает использование описанной технологии с 14A: ранее в сообщениях обсуждалась возможность её применения на узле 18A.

В отрасли параллельно развивается вертикальное размещение транзисторов n-типа и p-типа. Именно эти два типа транзисторов лежат в основе современных логических микросхем. IBM недавно упоминала подобный подход в планах по техпроцессу 0,7 нм, однако практическая реализация остаётся сложной.

Вице-президент Intel Components Research и заслуженный инженер компании Джек Кавальерос пояснил, что после вертикального размещения транзисторов соединения между ними тоже должны проходить вертикально. Для этого необходимо формировать и заполнять глубокие узкие канавки. С ростом соотношения глубины к ширине задача усложняется: при заполнении могут появляться воздушные зазоры и пустоты. Поэтому простого «складывания» транзисторов друг на друга недостаточно — не менее важна надёжная система межсоединений.

Intel демонстрирует уверенность в 14A и возможностях High NA EUV, но сама компания признаёт: технологическое сравнение на несколько процентов не решает вопроса конкурентоспособности. Успех будет зависеть от сроков, выхода годных чипов и способности масштабировать производство до уровня крупнейшего контрактного производителя полупроводников.